Investigadores japoneses presentan un nuevo transistor que podría hacer práctico el hardware neuromórfico para la informática de IA.
El campo de la computación neuromórfica está desarrollando sistemas que imitan la arquitectura y la potencia de cálculo del cerebro humano. Uno de los elementos son los llamados «reservorios», que emulan las redes neuronales y se espera que algún día satisfagan la enorme demanda de mayor potencia y velocidad de cálculo en la investigación y el desarrollo de la IA.
La idea de los reservorios en la computación neuromórfica procede del concepto de computación de reservorio. Se trata de una red neuronal recurrente (RNN) en la que la capa recurrente (el «depósito») se genera aleatoriamente y no se entrena. En su lugar, sólo se actualizan los pesos de salida a través del aprendizaje, lo que simplifica el proceso de entrenamiento y lo hace más eficiente.
En la computación neuromórfica, estos reservorios pueden implementarse en diferentes sustratos, como circuitos electrónicos analógicos, sistemas optoelectrónicos o sistemas mecánicos. En este contexto, se utiliza el término «computación de reservorio físico».
Estos reservorios se comportan como redes neuronales que cambian con el tiempo en función de la interacción y el procesamiento de los datos de entrada, por lo que son capaces de transformar los datos en representaciones de alta dimensión adecuadas para tareas complejas como el reconocimiento de objetos. En la práctica, sin embargo, estos sistemas requieren un gran número de estados de reserva, algo difícil de conseguir con el hardware actual.
Un nuevo transistor duplica los estados de reserva
Para superar los problemas de compatibilidad, rendimiento e integración de estos sistemas de memoria, investigadores japoneses han desarrollado un nuevo transistor. Según el equipo, este desarrollo abre nuevas posibilidades para la computación neuromórfica de alto rendimiento.
El nuevo transistor del equipo, denominado transistor de reserva activado por iones, puede generar un número récord de estados de reserva. Según el equipo, el transistor utiliza un electrolito a través del cual los iones de litio se mueven rápidamente, creando dos flujos de corriente de salida y duplicando el número de estados de reserva.
Además, las diferentes velocidades de transporte de iones en el canal y el electrolito dan lugar a un retardo entre dos corrientes, la de drenaje y la de compuerta. Este retardo permite al sistema almacenar brevemente información de entradas anteriores y utilizarla para operaciones futuras, un requisito esencial para las memorias físicas.
En las pruebas, este dispositivo superó a otras tecnologías similares, como los memristores, y demostró ser muy preciso a la hora de hacer predicciones basadas en datos de entrada y salida anteriores. Según el Dr. Tohru Higuchi, profesor asociado de la Universidad de Ciencias de Tokio (TUS), el sistema tiene potencial para convertirse en una «tecnología de uso general que se implantará en el futuro en una amplia gama de dispositivos electrónicos, incluidos ordenadores y teléfonos móviles».
Con contenido del descodificador.
